Haku

Tietueen sitaatit

APA-viite

Karnell, G. (2001). Protection of layout designs (topographies) of integrated circuits: R. I. P.?

Chicago-tyylinen lähdeviittaus

Karnell, Gunnar. Protection of Layout Designs (topographies) of Integrated Circuits: R. I. P.? 2001.

MLA-viite

Karnell, Gunnar. Protection of Layout Designs (topographies) of Integrated Circuits: R. I. P.? 2001.

Harvard-tyylinen lähdeviittaus

Karnell, G. 2001. Protection of layout designs (topographies) of integrated circuits: R. I. P.?

Muista tarkistaa viitteiden oikeellisuus, ennen kuin käytät niitä tekstissäsi.