Protection of layout designs (topographies) of integrated circuits : R. I. P.?
Finna-arvio
Protection of layout designs (topographies) of integrated circuits : R. I. P.?
Tallennettuna:
| Ulkoasu |
648-658 |
|---|---|
| Kieli |
englanti |
| Alkuteoksen kieli |
englanti |
| Julkaisija |
2001.
|
| Sarja | IIC : International Review of Industrial Property and Copyright Law, ISSN 0018-9855; 32 (6) |
| Aiheet | |
| Lisätiedot | Gunnar Karnell |